數字邏輯函數 的英文怎麼說

中文拼音 [shǔzìluóhánshǔ]
數字邏輯函數 英文
digital logic function
  • 數 : 數副詞（屢次） frequently; repeatedly
  • 字 : Ⅰ名詞1 （文字） character; word 2 （字音） pronunciation 3 （字體） form of a written or printed ...
  • 邏 : Ⅰ動1. （巡察） patrol 2. [書面語] （遮攔） blockⅡ名詞1. （巡察） patrol 2. [書面語] （山溪的邊緣） edge
  • 輯 : Ⅰ動詞（編輯; 輯錄） collect; compile; edit Ⅱ名詞（整套書籍、資料的各個部分） part; volume; division
  • 函 : 名詞1. [書面語] （匣; 封套） case; envelope 2. （信件） letter 3. （姓氏） a surname
  • 數字 : 1. （表示數目的文字; 表示數目的符號） figure; digit; numeral; character; numeric character 2. （數量） quantity; amount
  • 邏輯 : logic
  • 函數 : [數學] function函數計算機 function computer; 函數計算器 function calculator; 函數運算 functional operation
  1. The results of simulation prove that the improved algorithms are feasible for evolving the digital combinational logic circuits and improve the evolvable efficiency and convergence performance

    模擬實驗結果證明了改進演化演算法對于實現函數級數字組合邏輯電路的硬體演化是可行的，並且提高了演化演算法的演化效率和收斂性能。
  2. Evolvable algorithms are applied to functional digital combinational logic circuits with the structure of classicepglo chip of altera co. and the detailed analyses of typical examples are also given

    結合altera公司classicep610晶元的結構，研究了將演化演算法應用於函數級數字組合邏輯電路的硬體演化，並且對典型實例進行了詳細分析。
  3. Digital circuit includes two kinds - the assembly logic circuit and the sequential logical circuit, the characteristic of the assembly logic circuit is that the output signal is only the function which enters the signal and has nothing to do with the entering state at any other moment, it has no function of memory

    摘要數字電路分為組合邏輯電路和時序邏輯電路兩類，組合邏輯電路的特點是輸出信號只是該時的輸入信號的函數，與別時刻的輸入狀態無關，它是無記憶功能的。
  4. Bdd ( binary decision diagram ) is the state - of - the - art data structure in logic function. it is widely used in the fields of computer science and digital circuit and system

    二元判決圖bdd （ binarydecisiondiagram ）是邏輯布爾函數的一種高效表示方法，在計算機科學以及數字電路與系統等領域中有廣泛的應用。
  5. In general, comparisons on string columns without blank padding comparison semantics need to be evaluated locally, unless the query compiler is able to find functions to enforce similar logic remotely

    通常，不具備空白填充比較語義的字元串列上的比較需要在本地計算，除非查詢編譯器能夠發現在遠程強制類似邏輯的函數。
  6. The algorithm have the good one - way property, high sensitivity to initial values and good security due to the intrinsic characteristic of chaotic system and rijndael algorithm. the simulation experiment demonstrates the convenience and good hash performance ; 3 ) a new scheme of digital voice secure communication was proposed based on chaotic modulation without additional synchronization. the modulation sequence generated by chaotic logical mapping was used to encrypt the digital voice signal

    混沌系統和rijndael演算法的固有特點使該演算法具有較好的安全性、對初值有高度的敏感性以及較好的單向性能，並且易於實現，是一種有效的單向hash函數； 3 ）研究了一種無需同步的基於混沌調制的數字語音保密通信系統的方案，利用邏輯映射產生混沌調制序列，以該序列作為密碼對數字語音進行加密處理，為了更好的隱匿信號特徵，混沌調制在小波分解的基礎上，對不同的通道使用不同的參數進行，並借鑒混沌掩蓋對信息信號進行了限幅處理，使密文完全隨機化。
  7. Keyword, and a comma separated list of the names of base classes, an open curly brace, a list of attributes, functions, and operations that each end in a semicolon, and a closing curly brace

    關鍵字和由逗號分割的基類名列表，一個開放的大括號，一個屬性列表，函數和操作，一個關閉的大括號，在大括號中間的每一個語法邏輯行都使用分號結尾。
  8. According to the basic theory of iir filters, a scheme of hardware implementation is worked out combining with the fact that coefficients of numerator and denominator of transfer function are fixed and the structural feature of selected hdpld. from the clew of implementing a stratified ， modularized and parameterized design ， the thesis describes the hardware implementation of the iir filter with vhdl and schematic diagram design method. two examples that are iir notch filter and iir low - pass filter are given ， the stability of filters and the effects of quantification of coefficient are also analyzed

    以iir數字濾波器的基本理論為依據，結合濾波器的傳遞函數分子、分母系數固定這一事實和選用的高密度可編程邏輯器件的特點，確定了iir數字濾波器的硬體實現方案；按照層次化、模塊化、參數化的設計思路，採用vhdl硬體描述語言和原理圖兩種設計技術進行了iir濾波器的硬體設計；本文給出了iir陷波濾波器和低通濾波器兩個設計實例，對設計的濾波器都進行了穩定性分析和系數量化影響分析；最終將完成的iir濾波器的硬體設計配置到晶元中，並在製作的實驗電路中進行了實際濾波效果測試。
  9. A distinguishable faults test generation method for digital circuits is presented. the features of basic gate circuits and neural networks are used to establish the test model, and to generate the test patterns for given faults. the fault model and constrained circuit are studied. some strategies, e. g, the reduction of the size of neural network, are proposed in order to accelerate test generation process. the experimental results demonstrate that the algorithm proposed in the paper is effective

    研究一種基於人工神經網路的能區分故障的數字電路測試生成方法，該方法利用電路基本邏輯門的特性和神經網路模型的特點，首先建立測試生成的神經網路模型，然後通過求解網路能量函數的最小值點獲得給定類型故障的測試矢量，其研究結果在可區分故障的測試生成方面提供了一種可能的新途徑
  10. Hence, the advantage of mtn over stn was shown with the facts that the nns need fewer neurons by using mtns than by using stns. in addition, the literal, and, or operation as three basic operations in ternary logic were separately implemented by single mtn. with these basic mtns, arbitrary ternary function can be achieved by nns

    利用這一方法，用一個多閾值神經元即實現了需三個單閾值神經元方能實現的異或運算，由此大幅減少了神經元個數；用一個多閾值神經元分別實現了三值邏輯中的文字、與、或三種基本運算，由這三種基本運算的多閾值神經元，可組成實現任意三值函數的多閾值神經元網路，由於提高了單個神經元信息處理的能力，使神經網路可實現復雜的多值邏輯，性能得以提高。
分享友人
分享到 Line

分享到臉書