bus cycle time 中文意思是什麼
bus cycle time
解釋
總線循環時間-
In this module, we focus on an improved 2 - d median - filter and a real time edge detect algorithm which has very regular computational structure. in chapter 4, we use fpga to capture the image data from infrared sensor and create the synchronization signal and output the video to monitor. chapter 5 describes the design of communication interface between dsp, fpga and missile control system, and focus on a new verilog description style called cycle accurate, and finally we design an i2c bus using this description style
本論文按照處理機的工作流程，首先討論fpga與視頻探測器之間的數據通訊模塊的設計，接著介紹了圖像預處理模塊，在預處理模塊中，重點介紹了一種改進的二維中值濾波方法和一種特別適于硬體實現的邊緣檢測演算法;在第四章，討論了用fpga實現圖像獲取和模擬視頻輸出;第五章，討論了fpga與dsp之間以及fpga與彈上機之間的通訊模塊的設計，接著重點研究了一種新的verilog語言的描述風格，並用此寫法在上fpga實現對外圍設備的初始化模塊;最後，對本文所做的工作進行了總結。
分享友人