遲到計數器 的英文怎麼說

中文拼音 [chídàojìshǔqì]
遲到計數器 英文
lc
  • 遲 : Ⅰ形容詞1. （緩慢） slow; tardy; dilatory 2. （晚） late; delayed 3. （遲鈍） slow; obtuseⅡ名詞（姓氏） a surname
  • 計 : Ⅰ動詞1 （計算） count; compute; calculate; number 2 （設想; 打算） plan; plot Ⅱ名詞1 （測量或計算...
  • 數 : 數副詞（屢次） frequently; repeatedly
  • 器 : 名詞1. （器具） implement; utensil; ware 2. （器官） organ 3. （度量; 才能） capacity; talent 4. （姓氏） a surname
  • 遲到 : be late; come late; arrive late
  • 計數 : count; tally; counting計數卡 numbered card
  1. Using an 8 - depth async fifo solves the synchronization and exchange of data be - tween different clock domains. the data transaction protocol comes from the most basic work way of uart. when the master clock is 16. 7mhz, the pcm side and adpcm side clocks both are 2. 38mhz, the results of simulation show that the latency from the start - bit of pcm data inputting uart receiver to the stop - bit of adpcm data outputted uart transmitter is 14. 3 us and the latency from the start - bit of adpcm data inputting uart receiver to the stop - bit of pcm data outputted uart transmitter is 14. 7 us

    在主時鐘為16 . 7mhz ， pcm數據端與adpcm數據端時鐘均為2 . 38mhz時，模擬結果表明從pcm的起始位輸入uart接收器到adpcm終止位輸出uart發送器的最大延遲為14 . 3 s ，從adpcm的起始位輸入uart的接收器到pcm終止位輸出uart發送器的最大延遲為14 . 7 s ，設計時盡可能的使編碼與解碼的時間相差不多，從結果看出基本達到這個要求。
  2. The chip can be widely used in mp3 player, pda, digital camera, cells phone and portable products etc. this thesis first introduces the basic theory of switching power supply. the operating theory of this circuit has been demonstrated. the operating principle and simulation analysis about band gap reference, self - biased current source, one shot circuit, hysteresis comparator, and current - limit circuit have been particularly expounded in this thesis

    本文首先闡述了開關電源的工作原理，詳細介紹了本電路的整體工作原理，最後重點介紹了自偏置電流源電路、基準源電路、單穩態觸發器電路、峰值電流限制及低電池電壓遲滯比較器的工作原理，並利用eda工具larker ? ams 、 hspice對電路進行了完整的設計和模擬模擬，給出了合理的電路數據，各子模塊電路的電特性參數均達到或優于設計所需指標。
  3. For high count - rate of the eelcs is designed a new non - delay - line constant fraction discriminator and a spectroscopy amplifier with pile up rejection

    考慮到譜儀的高計數率的特點，設計了適應高計數率的反堆積放大器和無延遲線恆比定時甄別器。
分享友人
分享到 Line

分享到臉書