電源不足邏輯 的英文怎麼說

中文拼音 [diànyuánbùzúluó]
電源不足邏輯 英文
power-fail logic
  • 電 : Ⅰ名詞1 （有電荷存在和電荷變化的現象） electricity 2 （電報） telegram; cable Ⅱ動詞1 （觸電） give...
  • 源 : 名詞1. （水流起頭的地方） source （of a river）; fountainhead 2. （來源） source; cause 3. （姓氏） a surname
  • 不 : 名詞[書面語] （剁物所用的木墩） a block of wood
  • 足 : Ⅰ名詞1 （腳; 腿） foot; leg 2 （姓氏） a surname Ⅱ形容詞（充足; 足夠） sufficient; ample; enough;...
  • 邏 : Ⅰ動1. （巡察） patrol 2. [書面語] （遮攔） blockⅡ名詞1. （巡察） patrol 2. [書面語] （山溪的邊緣） edge
  • 輯 : Ⅰ動詞（編輯; 輯錄） collect; compile; edit Ⅱ名詞（整套書籍、資料的各個部分） part; volume; division
  • 電源 : source; current source; electric source; power pack; power supply; power source; source of power ...
  • 邏輯 : logic
  1. Power - fail logic

    電源不足邏輯
  2. Circuit design is the basis of design of demultiplexer. speed, power and chip area are the main factors that should be considered in circuit design. every circuit structure has its merits and drawbacks, e. g. cmos logic family has a slower speed, but lower power, smaller area, scfl ( source couple fet logic ) family has a higher speed, but higher power, larger area. we should choose a proper circuit structure or their mixed structure for certain design to get a good tradeoff among the three factors. flip - flop is the fundamental element of demultiplexer, setup time and hold up time are key factors, which influence the speed of circuit, thus the design aim is how to reduce them. in this thesis we place emphasis on the design of scfl latches

    速度、功耗、面積是電路設計要考慮的主要因素，不同的電路形式具有不同的優缺點，如cmos互補邏輯電路功耗低，面積小，速度相對較慢； scfl （源極耦合fet邏輯）電路速度高，功耗和面積較大。所以要針對具體設計需要選用適當的電路形式或其組合結構，以滿足設計要求。觸發器是分接器的基本組成單元，建立時間和保持時間是影響電路速度的關鍵，所以減小建立時間和保持時間是觸發器設計的主要目標，本文著重介紹了scfl鎖存器的設計和優化方法。
分享友人
分享到 Line

分享到臉書