gate level simulator 中文意思是什麼

gate level simulator 解釋
門級模擬程序
  • gate : n 1 大門，扉，籬笆門，門扇。2 閘門；城門；洞門；隘口，峽道。3 【冶金】澆注道，澆口，切口；【無線...
  • level : n 1 水平儀，水準儀；水準測量。2 水平線，水平面；水平狀態；平面，平地。3 水平，水準；水位；標準；...
  • simulator : n. 1. 模仿的人，假裝的人。2. 模擬器，模擬器，模擬裝置[設備]；模擬計算機；模擬宇航機。
  1. It presents the verification strategy used in the whole eda design flow of the chip. the simulation on module level ( inc. post - layout ) uses the software event - driven simulator, the simulation of the associated modules or whole system uses cycle - based simulator and hardware emulator, for the gate - level netlist produced by using top - down design flow, the sta tool can analyze the static timing, and more formal verification is used to ensure the correct function

    本章還提出了系統在整個eda設計流程中的設計驗證策略方法：模塊級的模擬（包括布線后的模擬）全部採用事件驅動式的軟體模擬工具來驗證，各大模塊的聯合模擬及整個晶元的功能驗證（寄存器傳輸級與門級）使用基於周期的模擬工具和硬體模擬器；對于採用top - down的設計方法得到的門級網表使用專門的靜態時序分析工具來進行時序分析以及採用形式驗證來保證正確的功能。
分享友人
分享到 Line

分享到臉書